(I410-113-24-02-088004126) 금속과 반도체의 표면에서 진공 속으로 전자를 방출하는 방법에는 크게 열전자 방출과 전계 방출이 있다. 전계 방출은 외부 전위를 가하여 표면에 있는 전자가 일함수보다 낮은 에너지 상태에서도 터널링 현상으로 전자가 방출되는 현상이다. 금속의 경우 전계 방출이 쉽게 일어나게 하기 위해서는 뾰족하면서도 긴 팁의 형태로 음극을 제작해야 한다. 이러한 형태의 팁은 팁 부분에 유효 전압이 커지게 되어 낮은 전압을 걸더라도 쉽게 전자가 방출된다. 많은 수의 팁으로 이루어진 전계 방출의 경우 팁 간의 거리가 가까우면 팁 사이에 전장 침투 효과가 감소하게 되어 최대한의 전장 증대 효과가 이루어지지 않는다. 따라서 전장 증대 효과가 최대로 유지되는 적절한 거리를 두어야 한다. 재료의 일함수 또한 전계 방출에 큰 영향을 미치는데 전계 방출이 쉽게 일어나기 위해서는 재료가 낮은 일함수를 가져야 한다.
